@ygyglg
ygyglg 暂无简介
个人常用cbb for verilog
配套代码《FPGA Verilog开发实战指南——基于Altera EP4CE10》
Verilator 是一个高性能 Verilog HDL 模拟器与 lint 系统，用户编写一个小的 C++/SystemC 封装文件，该文件实例化用户顶层模块的“已验证”模型
《CPU设计实战》实验资源
一个从零开始写的极简、非常易懂的RISC-V处理器核。
verilog基本模块，轮子
《FPGA应用开发和仿真》（机械工业出版社2018年第1版 ISBN:9787111582786）的源码。Source Code of the book FPGA Application Development and Simulation(CHS).
在arm m0内核外挂gpio和uart模块，并在开发板上运行成功
8*8同步fifo和异步fifo，用Verilog语言描述。
